PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-264296

(43) Date of publication of application: 07.10.1997

(51)Int.CI., .

F04D 29/30

(21)Application number: 08-073870

(71)Applicant: MITSUBISHI HEAVY IND LTD

(22)Date of filing:


28.03.1996

(72)Inventor: MASUTANI MINORU

(54) IMPELLER FOR ECCENTRIC FLUID MACHINERY

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent a boundary layer from removing from the pressure surface side of a blade to a negative pressure surface side while crossing an inner side flow passage by providing with a riblet whose height is nearly equal to the thickness of the boundary layer of a side wall surface and which is made gradually larger as approaching to an impeller outlet, on the side wall surface of the inner side flow passage. SOLUTION: Riblets 3 whose length is low and having a thickness of a boundary layer, are arranged along a main flow direction on a hub wall surface 2 and a shroud wall surface 4. The height of the riblet 3 is formed smaller or in 0 size on an inlet side matching with the thickness of the boundary layer, and it is made larger as approaching to an outlet from the inlet of the impeller. In the riblet 3, it is possible to the boundary layer from removing from the pressure surface side of the impeller 1 to a negative pressure surface side while crossing an inner side flow passage, and wind makes flow in the same direction as main flow. It is thus possible to prevent the boundary layer from enlarging, and also it is possible to improve efficiency of the impeller.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-264926

(43)公開日 平成9年(1997)10月7日


(51) Int.Cl. ⁶ G 0 1 R 31/28 G 0 6 F 11/22 G 1 1 C 29/00	職別記号 庁内整理番号 360 303	FI G01R 31/28 G06F 11/22 G11C 29/00	技術表示箇所 V 360P 303B
(21) 出願番号		G 0 1 R 31/28 審査請求 有 (71)出願人 000004	
(22) 出顧日	平成 8年(1996) 3月28日	日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 尾崎 英晴 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74)代理人 弁理士 京本 直樹 (外2名)	

(54) 【発明の名称】 半導体集積論理回路

(57)【要約】

【課題】半導体集積論理回路1のスキャンパステスト用の端子を増やすことなく、 マクロセルの入出力段の論理も確認し、テスト時間を短縮することにある。

【解決手段】論理回路1にスキャンパステスト可能なF/F回路4A~4Dを備え且つマクロセル2の入出力部にスルーモード付きSCAN・F/F回路3A~3Fを設け、F/F回路4A~4DとSCAN・F/F回路3A~3Fを縦続接続する。スキャンパステストのテストパターン作成時には、マクロセル2がないものとして作成するとともに、マクロセル2をテストするためのテストパターンを準備し、スキャンパターンの該当するF/F回路の値と置き換える。このテストパターンを使用してスキャンパステストを行うことにより、同時にマクロセル2のテストを完了させる。



1

【特許請求の範囲】

【請求項1】 入出力端子を備えた大規模マクロセル と、データを前記大規模マクロセルとの間で入出力する ために、前記大規模マクロセルの前記入出力端子にそれ ぞれ接続されるとともに、相互に縦続接続することによ り、前記データの入出力をスルーさせる機能を備えた複 数のスルーモード付きスキャン・フリップフロップ回路 と、縦続接続しシフトレジスタとして動作させる複数の スキャンテスト可能なフリップフロップ回路とを有し、 通常動作時には前記複数のスルーモード付きスキャン・ フリップフロップ回路のみにより前記データの入出力を 行い、スキャンパステスト動作時には前記複数のスルー モード付きスキャン・フリップフロップ回路および前記 複数のスキャンテスト可能なフリップフロップ回路を縦 続接続して用いることを特徴とする半導体集積論理回 路。

【請求項2】 前記前記複数のスルーモード付きスキャン・フリップフロップ回路は、それぞれ前記入出力データおよびテストデータを入出力するフリップフロップ部と、前記入力データおよび前記フリップフロップ部の前 20 記出力データを選択して前記大規模マクロセルへ出力するセレクタとで形成した請求項1記載の半導体集積論理回路。

【請求項3】 前記スキャンバステストを行うテストバターンの作成にあたっては、前記大規模マクロセルの出力側に接続された前記複数のスルーモード付きスキャン・フリップフロップ回路の入力に不定信号が付加された状態のテストバターンを作成し、前記大規模マクロセルの入力側に接続された前記複数のスルーモード付きスキャン・フリップフロップ回路にかかわるテストバターンの各値を別途作成した前記大規模マクロセルをテストするためのテストバターンの入力の値で置換え且つ前記大規模マクロセルの出力側に接続された前記複数のスルーモード付きスキャン・フリップフロップ回路にかかわるテストバターン中の各値を前記別途作成した前記大規模マクロセルをテストするためのテストバターンの出力の値で置換えることによりテストする請求項1記載の半導体集積論理回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積論理回路 に関し、特にスキャンバス・テスト機能を備えた半導体 集積論理回路に関する。

[0002]

【従来の技術】従来、半導体集積論理回路をテストする場合、回路の制御性を可能ならしめるとともに、観測性を向上させるために、いわゆるスキャンパステスト法が用いられている。

【0003】しかしながら、このスキャンパステスト法 を得ない。したがって、かかる場合には、スキャンパス も万能ではなく、集積回路にメモリ回路(RAM等)な 50 テスト手法に必要なテスト端子の他に、別のテスト用端

どの大規模マクロセルがあるときには、この集積回路の すべてをスキャンパステスト法でテストすることが困難 であり、このような場合には、スキャンパステスト法 と、別のテスト手法とを混在させざるを得ない。

【0004】図4はこのような従来の一例を説明するための半導体集積論理回路のブロック図である。図4に示すように、大規模なマクロセル2を有する従来の半導体集積論理回路1aは、マクロセル2以外の通常の内部回路(図示省略)を試験するために、スキャンパス(以下、SCANと称す)テスト可能なフリップフロップ回路(以下、F/F回路と称す)4Aおよび4Dを備えている。これらF/F回路4Aおよび4Dは、スキャンパステスト時にSCANテスト入力端子SCAN・INおよびSCANテスト出力端子SCAN・OUT間に直列に接続され、内部回路などのテストを行う。この場合、SCAN・IN端子から内部の縦続接続されたF/F回路4A、4Dを直接外部から任意の値にセットしたり、あるいはF/F回路4A、4Dの値を直接SCAN・OUT端子で読むことが行われている。

【0005】また、半導体集積論理回路laは、大規模 なマクロセル2をテストするにあたり、テストパターン を自動的に発生させるビルト・イン・セルフ回路(以 下、BIST回路と称す)16を設けている。この場 合、マクロセル用テスト入力から制御信号およびクロッ クをBIST回路16に供給するとともに、マクロセル 用テスト入力からラッチOFF信号を供給する。このラ ッチOFF信号は、マクロセル2に対して通常のデータ 入出力を行う際に用いる入力ラッチ回路14および出力 ラッチ回路15をOFFさせるための信号である。BI ST回路16はテスト入力からの制御信号に基ずいてマ クロセル2をアクセスし、読み出したデータが正常か否 かの信号をマクロセル用テスト出力に供給する。この読 み出された正常か否かの信号を集積回路外部でチェック することにより、マクロセル2のテストが行われる。な お、このマクロセルテスト中は、他のデータ入出力を行 わないように、入出力ラッチ回路 14, 15をOFFに している。

【0006】とのように、従来の半導体集積論理回路 1 aをテストするにあたっては、通常の内部回路を試験するSCANテスト可能なF/F回路4Aおよび4Dを用いる一方、マクロセル2としてRAMなどのメモリ回路を有する場合には、一例としてBIST回路16を内蔵しておくといった処置が必要になっている。

[0007]

【発明が解決しようとする課題】上述した従来のスキャンパステスト手法を採用した半導体集積論理回路が大規模マクロセルを備えているとき、大規模であるが故に、 とのマクロセルのテストに異なるテスト手法を用いざるを得ない。したがって、かかる場合には、スキャンパステスト手法に必要なテスト母学の他に、別のテスト田学

2

子を要するという欠点がある。

【0008】また、従来の半導体集積論理回路は、入力 ラッチ回路の前段および出力ラッチ回路の後段の論理状 態(正常か否か)についてみると、スキャンパステスト でも、マクロセルのテストでも確認できないという欠点 がある。

【0009】さらに、従来の半導体集積論理回路は、ス キャンパステストで必要になるテストパターンと、この スキャンパステストとは異なるマクロセルテストなどの ためのテストバターンとの両者を別々に使用することに 10 なるため、テスト時間が長くなるという欠点がある。

【0010】本発明の目的は、かかるテスト用の端子を 増やすことなく、マクロセルの入出力段の論理も確認で きるようにするとともに、 テスト時間を短縮することの できる半導体集積論理回路を提供することにある。

[0011]

【課題を解決するための手段】本発明の半導体集積論理 回路は、入出力端子を備えた大規模マクロセルと、デー タを前記大規模マクロセル との間で入出力するために、 前記大規模マクロセルの前記入出力端子にそれぞれ接続 20 されるとともに、相互に縦続接続することにより、前記 データの入出力をスルーさ せる機能を備えた複数のスル ーモード付きスキャン・フ リップフロップ回路と、縦続 接続しシフトレジスタとして動作させる複数のスキャン テスト可能なフリップフロップ回路とを有し、通常動作 時には前記複数のスルーモード付きスキャン・フリップ フロップ回路のみにより前記データの入出力を行い、ス キャンパステスト動作時には前記複数のスルーモード付 きスキャン・フリップフロップ回路および前記複数のス キャンテスト可能なフリップフロップ回路を縦続接続し て用いるように構成される。

【0012】また、本発明の半導体集積論理回路におけ る前記複数のスルーモード付きスキャン・フリップフロ ップ回路は、それぞれ前記入出力データおよびテストデ ータを入出力するフリップフロップ部と、前記入力デー タおよび前記フリップフロップ部の前記出力データを選 択して前記大規模マクロセルへ出力するセレクタとで構 成される。

【0013】さらに、本発明の半導体集積論理回路にお けるスキャンパステストを行うテストパターンの作成に 40 あたっては、前記大規模マクロセルの出力側に接続され た前記複数のスルーモード付きスキャン・フリップフロ ップ回路の入力に不定信号が付加された状態のテストバ ターンを作成し、前記大規模マクロセルの入力側に接続 された前記複数のスルーモード付きスキャン・フリップ フロップ回路にかかわるテストパターンの各値を別途作 成した前記大規模マクロセルをテストするためのテスト パターンの入力の値で置換え且つ前記大規模マクロセル の出力側に接続された前記複数のスルーモード付きスキ ャン・フリップフロップ回路にかかわるテストパターン 50 れらF/F回路 $4A\sim4D$ は $SCAN\cdot IN$ 端子および

中の各値を前記別途作成した前記大規模マクロセルをテ ストするためのテストパターンの出力の値で置換えると とによりテストするように構成される。

[0014]

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して説明する。

【0015】図1は本発明の一実施の形態を説明するた めの半導体集積論理回路のブロック図である。図1に示 すように、この実施の形態による半導体集積論理回路 1 は、内部に存在する複数のフリップフロップ回路を縦続 接続し、これらをシフトレジスタとして動作させること により、スキャンパステストを行うことが可能なように 構成するとともに、テストパターンの一部を置換えて大 規模マクロセル2のテストも同時に実現するものであ

【0016】そのために、内部の複数のF/F回路、す なわちスキャンパステスト可能なF/F回路4A~4D と、マクロセル2のデータ入出力部に接続されるスルー モード付きSCAN・F/F回路3A~3Fとを設け、 スキャンパステストにあたっては、これらのF/F回路 すべてを縦続接続してシフトレジスタとして動作させ且 つスキャンパステストパターンを用いることにより、ス キャンパスのテストを行い、また大規模マクロセル2の テストにあたっては、スキャンパステストパターンの一 部をマクロセルテスト用パターンに置換し、前述したS CAN·F/F回路3A~3Fを用いて大規模マクロセ ル2のテストを行う。

[0017]特に、大規模マクロセル2の入出力部に設 けるF/F回路3A~3Fは、マクロセル2の入力信号 または出力信号を選択する機能を有するとともに、通常 動作時にはスルーさせ、テスト動作時にはこれらのF/ F回路3A~3Fを介して行われる。すなわち、とれら のF/F回路3A~3Fは、スキャンパステスト可能な F/F回路4A~4Dの縦続接続パスに付加できるよう になっている。

【0018】まず、大規模マクロセル2はデータを記憶 し、入力端子 I 1~ I 3 および出力端子 O 1~ O 3を備 えている。この大規模マクロセル2の入力側(I1~I 3) には、入力データを大規模マクロセル2へ出力する ためのスルーモード付きSCAN・F/F回路3A~3 Cが接続され、同様に大規模マクロセル2の出力側(O 1~03) には、大規模マクロセル2から読み出したデ ータを出力するためのスルーモード付きSCAN・F/ F回路3D~3Fが接続されている。これら大規模マク ロセル2およびF/F回路3A~3Fは、通常動作時に

【0019】また、かかる論理回路1は、スルーモード 付きSCAN・F/F回路3A~3Fのほかに、SCA Nテスト可能なF/F回路4A~4Dを設けており、C

SCAN・OUT端子間にスキャンパスを形成可能なため、SCAN・F/F回路 3A~3Fとともに相互に縦続接続される。なお、とれらF/F回路4A~4Dはスルーモード機能を持たない通常のフリップフロップ回路である。

[0020] 要するに、通常動作時のマクロセル2の入出力は、スルーモード付きSCAN・F/F回路3A~3Fのスルーモードによりデータの入出力を行い、一方テスト動作時にはSCANテスト可能なF/F回路4A~4Dおよびスルーモード付きSCAN・F/F回路3 10A~3Fを縦続接続して用いる。

【0021】図2は図1に示すスルーモード付きSCAN・F/F回路図である。図2に示すように、このスルーモード付きSCAN・F/F回路3Aは、他のF/F回路3B~3Fと同様、クロック信号CLKで同期をとるともに、通常使用時のデータを入力するデータ入力端子およびSCANテスト可能なF/F回路4Bからのテストバターンを入力するSCANIN端子を備え且つ通常使用時のデータを出力する出力端子Qおよびスルーモード付きSCAN・F/F回路3Bヘテストバターンを出力するSCANOUT端子を備えたフリップフロップ部(F/F部)12と、データS1およびS2を切換えてマクロセル2に供給するセレクタ13とを備えている。

[0022] 通常動作時、データ入力S1 はF/F 部 1 2 をスルーしてセレクタ1 3 を介してマクロセル2 へ入力される(F/F 回路3 F では、マクロセル2 から出力される)。

【0023】また、SCANテスト時には、マクロセル2の入力端子I1に入力すべきデータ(値)をSCAN・INから入力し、シフトレジスタ動作によりF/F3AのF/F部12のSCAN・IN端子に入力し、出力S2、セレクタ13を介して入力する。同様に、マクロセル2のO3出力は、F/F3Fを介し、シフトレジスタ動作により、SCAN・OUT端子へ出力される。また、前述した図1におけるデータ入力は、スルーモード付きSCAN・F/F回路3A~3Cに取り込まれ、シフトレジスタ動作により、SCAN・OUT端子へ出力される。

【0024】図3(a)~(c)はそれぞれは図1におけるSCAN・INテスト用パターン、SCAN・OUTテスト用パターンおよびマクロセルテスト用入出力パターンを表わす図である。

[0025]まず、図3(a)に示すように、SCAN・INテスト用パターン5は、マクロセル2がないものと仮定し、スキャンパステスト法を用いて作成されたスキャンパステストパターンである。このパターン中、F/F回路4A~4DおよびF/F回路3A~3Fの値は、スキャンパステストにおいて、縦属接続される各F/F回路のシフトイン時およびシフトアウト時の値であ

る。このSCAN・I Nテスト用バターン5では、マクロセル2がないものと仮定しているため、スキャンイン時のスルーモード付きSCAN・F/F回路3A~3Cの入力(セットする値)テストバターン6は不定(×印)となっている。

[0026] ついで、図3(b) に示すように、SCAN・OUTテスト用パターン7は、図3(a)と同様に、スキャンアウト時のスルーモード付きSCAN・F/F回路3D~3Fの出力テストパターン8は不定(×印)となっている。

【0027】さらに、図3(c)に示すように、マクロセル2をテストするためのマクロセルテスト用パターン9は、セル入力端子I1~I3に入力される入力テストパターン10とセル出力端子O1~O3から出力される出力テストパターン11とを示す。この入力テストパターン10は、マクロセル2をテストするための入力テストパターンであり、また出力テストパターン11は、同様にマクロセル2をテストするための出力テストパターンである。

【0028】とのマクロセル2をテストするにあたっては、図3(a)のSCAN・INテスト用パターン5における端子3A、3B、3Cの値、すなわち入力テストパターン6を図3(C)の入力テストパターン10に置換え、図3(b)のSCAN・OUTテスト用パターン7における端子3D、3E、3Fの値、すなわち出力テストパターン8を図3(C)の出力テストパターン11に置換える。

[0029] とのように、本実施の形態では、図3(a),(b) に示すスキャンパステスト用のテストパターンの一部を図3(c) に示すマクロテスト用テストパターンで置換えることにより通常の論理回路とマクロセルとのテストを同時に且つマクロ用のテスト端子を準備することなく行うことができる。

【0030】通常の論理回路におけるスキャンパステストは、SCAN・IN端子よりテストデータを入力し、SCANテスト可能なF/F4A、4Bおよびスルーモード付きSCAN・F/F回路3D~3Fにテストデータをセットすることにより、論理回路を動作させ、SCAN・OUT端子よりSCAN・Fスト可能なF/F4A、4Bおよびスルーモード付きSCAN・F/F回路

7

る。との結果、スキャンアウト時のスルーモード付きSCAN・F/F回路3D~3Fには、マクロセル2の出力端子〇1~〇3が入っているため、図3(a)中のテスト用バターン5の一部を置換したマクロ出力バターンを照合することができる。すなわち、図3(a)のテストバターン5の一部を図3(c)のテストバターン9で置き換えたテストバターンを使用すれば、半導体集積論理回路1の全体を同時にテストすることができる。

【0031】なお、図3(a),(b)の一部である入力テストパターン6および出力テストパターン8を図3 10(c)のテストパターン9で置き換える場合、スキャンパステストパターンの方がマクロテストパターンよりも長いときには、不定パターンを埋めるか、またはマクロテストパターンを繰り返えす。逆に、マクロテストパターンの方がスキャンパステストパターンより長いときにも、同様の処置をとればよい。

[0032]上述した実施の形態では、大規模マクロセルを1つの場合について説明したが、複数のマクロセルの場合もマクロセル自体を縦続接続することにより、同様にテストできることは、言うまでもない。また、かか 20 1る実施の形態では、複数のスルーモード付きSCAN・アノド回路を直接接続しているが、これらのスルーモード付きSCAN・アノド回路の間にSCANテスト可能なアノド回路を介して接続しても同様にテストを実現することができる。 6

[0033]

【発明の効果】以上説明したように、本発明の半導体集 積論理回路は、スキャンパステスト可能なのF/F回路 の他に、マクロセルの入出力部にスルーモード機能を備 えたF/F回路を設け、通常動作時にはこれらスルーモ 30 ード機能を備えたF/F回路をスルーさせ、テスト動作 時にのみスキャンパステスト可能なF/F回路と一緒に 縦続接続させることにより、大規模マクロ用のテスト端*

* 子を不要にできるという効果がある。

【0034】また、本発明の半導体集積論理回路は、スルーモード機能を備えたF/F回路を縦続接続するとともに、テストパターンを共通化できるように若干の修正を加えることにより、マクロセルの入出力段の論理も確認できる上、スキャンパステスト時に大規模マクロセルのテストをも同時に実施するので、テスト時間を短縮することのできるという効果がある。

【図面の簡単な説明】

) 【図1】本発明の一実施の形態を説明するための半導体 集積論理回路のブロック図である。

【図2】図1に示すスルーモード付き $SCAN \cdot F/F$ 回路図である。


【図3】図1におけるSCAN・INテスト用パターン、SCAN・OUTテスト用パターンおよびマクロセルテスト用入出力パターンを表わす図である。

【図4】従来の一例を説明するための半導体集積論理回路のブロック図である。


【符号の説明】


- 0 1 半導体集積論理回路
 - 2 マクロセル
 - 3A~3F スルーモード付きSCAN・F/F回路 4A~4D SCANテスト可能なF/F回路
 - 5 SCAN・INテスト用パターン
 - 6 入力テストパターン
 - 7 SCAN・OUTテスト用パターン
 - 8 出力テストパターン
 - 9 マクロセルテスト用パターン
 - 10 入力テストパターン
 - 11 出力テストパターン
 - 12 F/F部
 - 13 セレクタ


[図1]



[図2]







[図4]